附件:设置1:设置2:设置3:本书以存储测试系统的控制模块为设计对象, 在介绍VHDL相关基础知识的前提下, 详细讲解了如何采用VHDL进行控制模块关键子模块的设计方法。在对VHDL语言的数据对象、类型、数据结构及基本语句进行描述的基础上, 着重将以上基础内容与实际的控制模块设计实现相结合。摘要:有书目 (第172-173页)
附注提要
本书以存储测试系统的控制模块为设计对象, 在介绍VHDL相关基础知识的前提下, 详细讲解了如何采用VHDL进行控制模块关键子模块的设计方法。在对VHDL语言的数据对象、类型、数据结构及基本语句进行描述的基础上, 着重将以上基础内容与实际的控制模块设计实现相结合。